“السيد. ترانزستور “أكثر لحظة مهنية تحديا

تقول شيئًا عن حياتك المهنية في شركة تصنع مئات تريليونات الترانزستورات كل يوم عندما يكون لقبك “السيد الترانزستور. ” هذا ما يطلق عليه الزملاء أحيانًا تاهير غاني ، وهو زميل أقدم ومدير للعملية في مجموعة إنتل في مجال تطوير التكنولوجيا. تمتد مهنة غاني ثلاثة عقود في الشركة وأسفرت عن أكثر من 900 براءة اختراع. كان لديه يد في كل تغيير كبير في ترانزستور CMOS خلال تلك الفترة الزمنية.

بينما تتجه Intel نحو تغيير كبير آخر – الانتقال من Finfets إلى Ribbonfets (تسمى ترانزستورات النانو ، بشكل عام) –IEEE Spectrum سأل غاني ما هو أكثر تغيير خطورة حتى الآن. في عصر تحولت فيه بنية الجهاز بأكملها ، كانت إجابته المفاجئة إلى حد ما هو تغيير تم تقديمه في عام 2008 والذي ترك الترانزستور يبحث – من الخارج – مما يشبه ما حدث من قبل.

3 تغييرات كبيرة على الترانزستور

قبل تقديم هذا العام من RibbonFets ، كانت هناك ثلاثة تغييرات رئيسية على ترانزستور CMOS. في نهاية القرن ، بدت الأجهزة كما كانت دائمًا ، أصغر من أي وقت مضى. بنيت في مستوى السيليكون مصدرا ومصافرة مفصولة منطقة القناة. فوق هذه المنطقة هي مكدس البوابة – طبقة رقيقة من عزل أكسيد السيليكون مغطاة بقطعة أكثر سمكا من السيليكون متعدد الكريستالات. يسبب الجهد عند البوابة (polysilicon) قناة موصلة لسد المصدر واستنزاف ، مما يسمح للتدفق الحالي.

ولكن مع استمرار المهندسين في تقليص هذا الهيكل الأساسي ، حيث ينتجون جهازًا دفع ما يكفي من التيار من خلاله – خاصة بالنسبة لنصف الأجهزة التي أجرت ثقوبًا مشحونة بشكل إيجابي بدلاً من الإلكترونات – تم تسليمها أكثر صعوبة. كان الجواب هو تمديد الشبكة البلورية السيليكون إلى حد ما ، مما يسمح للشحن بالتسريع من خلال أسرع. عندما أعلنت Intel عن خطة Silicon المتوترة في عام 2002 ، تم ذلك عن طريق إضافة القليل من الجرمانيوم السيليكون إلى المصدر والتصريف ، والسماح للهيكل البلوري الأكبر للمادة بالضغط على السيليكون في القناة بينهما.

كانت الطبقة الرقيقة من عزل ثاني أكسيد السيليكون الذي يفصل البوابة عن القناة الآن خمس ذرات فقط

في عام 2012 ، وصل Finfet. كان هذا أكبر تغيير هيكلي ، حيث كان يقلب بشكل أساسي منطقة قناة الجهاز على جانبه بحيث يبرز مثل الزعنفة فوق سطح السيليكون. تم القيام بذلك لتوفير تحكم أفضل في تدفق التيار من خلال القناة. بحلول هذه النقطة ، تم تقليل المسافة بين المصدر والصرف كثيرًا لدرجة أن التيار سيتسرب حتى عندما يكون من المفترض أن يكون الجهاز متوقفًا. سمحت هيكل الزعنفة من صانعي الرقائق بتعريف مكدس البوابة فوق منطقة القناة بحيث يحيط بمنطقة القناة على ثلاثة جوانب ، مما يوفر تحكمًا أفضل من بوابة الترانزستور الواحدة.

ولكن بين السيليكون المتوترة والفينيس جاءت الخطوة الأكثر خطورة في إنتل ، وفقًا لما قاله غاني بوابة عالية من المعدن.

نفاد الذرات

وقال غاني لـ “غاني”: “إذا أخذت التغييرات الثلاثة الكبيرة في الترانزستورات خلال هذا العقد ، فإن شعوري الشخصي هو أن بوابة عالية K/Metal كانت الأكثر خطورة على الإطلاق”. IEEE Spectrum في ديسمبر / كانون الأول في اجتماع جهاز IEEE International Electron في سان فرانسيسكو. “عندما ذهبنا إلى بوابة عالية K/Metal ، فإن ذلك يأخذ قلب ترانزستور MOS ويغيره.”

كما قال طاهر وزملاؤه في مقال في نطاق في ذلك الوقت: “المشكلة الأساسية التي كان علينا التغلب عليها هي أننا قبل بضع سنوات نفد الذرات”.

إن الحفاظ على قانون مور في هذا العصر يعني تقليل أصغر أجزاء الترانزستور بعامل 0.7 مع كل جيل. ولكن كان هناك جزء واحد من الجهاز الذي وصل بالفعل إلى الحد الأقصى. كانت الطبقة الرقيقة من عزل ثاني أكسيد السيليكون التي تفصل البوابة عن القناة ، بعد أن تم تخفيفها لأسفل منذ عشرة أضعاف منذ منتصف التسعينيات ، الآن فقط خمسة ذرات.

كان فقدان أي من المواد مستحيلًا ببساطة ، والأسوأ من ذلك ، في خمس ذرات ، كانت البوابة العازلة بالكاد تقوم بعملها. يهدف العزل الكهربائي إلى السماح للجهد عند البوابة بإسقاط حقل كهربائي في القناة ولكن في الوقت نفسه ، تمنع الشحن بين البوابة والقناة.

يتذكر غاني ، “لقد أردنا في البداية إجراء تغيير واحد في وقت واحد”. بدءا تبديل ثاني أكسيد السيليكون لشيء يمكن أن يكون أكثر سمكًا جسديًا ولكنه لا يزال يعرض الحقل الكهربائي أيضًا. يطلق على شيء ما عازلة العزل الكهربائي عالي الأطوار ، أو عازلة. عندما بحث فريق أبحاث مكونات Intel في القيام بذلك ، يقول غاني: “لقد وجدوا أنه في الواقع إذا كنت تفعل فقط polysilicon مع عالية K ، فهناك تفاعل بين بولي وكرت K.” يربط هذا التفاعل بشكل فعال الجهد الذي يتم فيه تشغيل الترانزستور أو إيقاف تشغيله – الجهد العتبة – بقيمة أسوأ مما لو كنت قد تركت جيدًا بمفردك.

يقول غاني: “لم يكن هناك مخرج إلا … للقيام بوابة معدنية أيضًا”. سوف يرتبط المعادن بشكل أفضل بالعزل الكهربائي العالي K ، مما يلغي مشكلة التعلق مع حل بعض المشكلات الأخرى على طول الطريق. لكن العثور على المعدن المناسب – معادن – لأن هناك نوعان من الترانزستور و NMOS و PMOS – قد قام بتقديم مشاكله الخاصة.

“مثل كلب إلى عظم ، كانت المنظمة بأكملها قد تم تفتيشها للقيام بذلك.” -Tahir Ghani ، Intel

“المشكلة في البوابة المعدنية هي أن جميع المواد التي سيكون لها [worked]… لا يمكن تحمل درجات الحرارة المرتفعة “اللازمة لبناء بقية الجهاز ، كما يقول غاني.

مرة أخرى ، أشعل الحل في الواقع المخاطر إلى أبعد من ذلك. سيتعين على Intel اتخاذ سلسلة الخطوات التي استخدمتها بشكل موثوق لبناء الترانزستورات لمدة 30 عامًا وعكسها.

تضمنت العملية الأساسية إنشاء مكدس البوابة أولاً ثم باستخدام أبعادها كحدود قامت بها الشركة بباقي الجهاز. لكن كومة البوابة المعدنية لن تنجو من أقصى درجات هذه العملية ، والتي تسمى GATE أولاً. “كان الطريق كان علينا عكس التدفق والقيام بالبوابة في النهاية” ، يوضح غاني. تشارك العملية الجديدة ، التي تسمى Gate Last ، بدءًا من بوابة دمية ، ومجموعة من polysilicon ، وتستمر في المعالجة ، ثم إزالة الدمية واستبدالها بعزل عازل عازلة والمعادن. إضافة إلى مضاعفات أخرى ، كان لا بد من إيداع مكدس البوابة الجديد باستخدام أداة لم تستخدمها Intel مطلقًا في إنتاج الرقائق التي تسمى ترسيب الطبقة الذرية. (يفعل ما يوحي الاسم.)

يقول غاني: “كان علينا تغيير التدفق الأساسي الذي قمنا به منذ عدة عقود”. “وضعنا في كل هذه العناصر الجديدة وغيرنا قلب الترانزستور ؛ بدأنا في استخدام الأدوات التي لم نفعلها من قبل في الصناعة. لذا ، إذا نظرت إلى عدد كبير من التحديات التي واجهناها ، أعتقد أنه كان من الواضح أن المشروع الأكثر تحديا الذي عملت عليه. “

عقدة 45 نانومتر

لم تكن هذه هي نهاية القصة ، بالطبع.

كان على العملية الجديدة إنتاج أجهزة ودوائر موثوقة وإكمال ICs مع درجة من الموثوقية التي من شأنها أن تضمن استخدامها الاقتصادي. يقول غاني: “لقد كان تغييرًا كبيرًا ، كان علينا أن نكون حذرين للغاية”. “وهكذا أخذنا وقتنا.” طور فريق Intel عمليات لكل من NMOS و PMOs ، ثم قام ببناء رقائق كل جهاز بشكل منفصل ، ثم معًا قبل الانتقال إلى أشياء أكثر تعقيدًا.

وحتى مع ذلك ، لم يكن من الواضح أن بوابة High-K/Metal ستجعلها كعملية تصنيع Intel التالية ، عقدة 45 نانومتر. تم إنجاز كل العمل حتى هذه النقطة باستخدام قواعد التصميم-هندسة النقل والدائرة-لعقدة 65 نانومتر الحالية بدلاً من عقدة مستقبلية 45 نانومتر. “في كل مرة تذهب إلى قواعد تصميم جديدة ، هناك مشاكل تجلبها قواعد التصميم” ، يوضح. “لذلك أنت لا تريد الخلط بين مشاكل بوابة عالية K/Metal ومشكلات تصميم التصميم.”

يقول: “أعتقد أن الأمر استغرقنا أكثر من عام ونصف قبل أن نعتقد أننا على استعداد لإخراج العائد الأول”.

يتذكر غاني: “كان أول … الكثير جيدًا بشكل استثنائي لأول مرة”. رؤية كثافة العيوب بشكل أفضل من المتوقع في SRAM ، والقدرة على تصنيف طبيعة العيوب ، والنظر في مقدار الوقت الذي كان لدى الفريق قبل أن يحتاج إلى تقديم عقدة 45 نانومتر ، ملتزم الإدارة بصنع عالي K/ بوابة المعادن تقنية الإنتاج التالية. يقول: “مثل كلب إلى عظم ، كانت المنظمة بأكملها تعاني من ذلك للقيام بذلك”.

عندما سئل عما إذا كان لا يزال يعتقد أن Intel مغامر كما كان عندما تطور ونشر بوابة عالية K/Metal ، يستجيب غاني بالإيجاب. “أعتقد أننا ما زلنا” ، كما يقول ، وهو يعطي مثالًا على النشر الأخير لتسليم الطاقة الخلفية-وهي تقنية توفر الطاقة وتعزز الأداء من خلال تحريك التواصل بين الترانزستورات. “قبل سبع أو ثماني سنوات ، قررنا أن ننظر حقًا إلى جهات الاتصال الخلفية لتسليم الطاقة ، واستمرنا في الدفع.”

تم تصحيح هذا المنشور في 29 يناير 2025 لتوضيح معنى “العائد الكثير”.